Cette section fournit des informations de configuration pour les modèles 9405-520 et 9406-520. Pour l'unité centrale modèle 520, les flèches de la Figure 1 indiquent le sens et l'ordre dans lesquels le processeur d'entrée-sortie recherche les cartes d'entrée-sortie qu'il contrôlera dans le même pont à adaptateurs multiples.
Pour l'unité centrale modèle 520 avec un processeur de 1,9 GHz, les flèches (voir Figure 2) indiquent le sens et l'ordre dans lesquels le processeur d'entrée-sortie recherche les cartes d'entrée-sortie qu'il contrôlera dans le même pont à adaptateurs multiples. Pour les codes dispositif du système de 8325, 8327 ou 8330, voir Figure 2. Ces dispositifs sont destinés aux systèmes modèle 520 disposant d'un emplacement DDR (double data rate) uniquement IOPless (C4 ). L'emplacement DDR ne prend en charge que les cartes IOPless. L'emplacement DDR est particulièrement recommandé pour les cartes IOPless à très large bande passante, comme indiqué dans les tableaux de cette section. Toutefois, l'emplacement DDR est également compatible en amont avec les cartes PCI plus lentes.
L'agencement de la carte principale (voir Figure 2) permet de prendre en charge les cartes mode double de version V5R3M5 ou ultérieure. Les cartes mode double sont des cartes IOPless ou contrôlées par un processeur d'entrée-sortie. Si un processeur d'entrée-sortie est installé sur le pont à adaptateurs multiples de même numéro et à un numéro d'adresse inférieur, cette carte sera sous son contrôle et ne fonctionneront pas comme une carte IOPless. Cela s'applique également au contrôleur SCSI imbriqué. Par exemple, si un processeur d'entrée-sortie est placé en C6, le contrôleur SCSI imbriqué doit être sous contrôle de ce processeur d'entrée-sortie car le contrôleur SCSI imbriqué se trouve au numéro de pont à adaptateurs multiples E3 et à l'adresse de pont à adaptateurs multiples 5, 6 (non illustrée) tandis que le processeur d'entrée-sortie se trouve au numéro de pont à adaptateurs multiples E3 et à l'adresse de pont à adaptateurs multiples 1, 2. Comme l'adresse du processeur d'entrée-sortie se trouve plus bas dans le contrôleur SCSI imbriqué, le processeur d'entrée-sortie la contrôlera.
| Emplacement | Pont à adaptateurs multiples | Carte principale | Code emplacement | Caractéristiques |
|---|---|---|---|---|
| 1 | 2 | 1 | Un-P1-C1 | Court, 64 bits 3,3 V, 133 MHz |
| 2 | 2 | 1 | Un-P1-C2 | Court 32 bits 3,3 V 66 MHz |
| 3 | 0 | 1 | Un-P1-C3 | Court 32 bits 3,3 V 66 MHz |
| 4 | 2 | 1 | Un-P1-C4 | Long 64 bits 3,3 V 133 MHz |
| 5 | 0 | 1 | Un-P1-C5 | Long 64 bits 3,3 V 133 MHz |
| 6 | 0 | 1 | Un-P1-C6 | Long 64 bits 3,3 V 133 MHz |
| Emplacement | Pont à adaptateurs multiples | Carte principale | Code emplacement | Caractéristiques |
|---|---|---|---|---|
| 1 | 0 | 1 | Un-P1-C1 | Court, 64 bits 3,3 V, 133 MHz |
| 2 | 0 | 1 | Un-P1-C2 | Court 32 bits 3,3 V 66 MHz |
| 3 | 3 | 1 | Un-P1-C3 | Court 32 bits 3,3 V 66 MHz |
| 4 | - | 1 | Un-P1-C4 | Long 64 bits, 3,3 V, 266 MHz, uniquement IOPless |
| 5 | 3 | 1 | Un-P1-C5 | Long 64 bits 3,3 V 133 MHz |
| 6 | 3 | 1 | Un-P1-C6 | Long 64 bits 3,3 V 133 MHz |