A ativação de processador reserva dinâmica permite que os processadores inativos atuem como reservas dinâmicas em ambientes com CoD (Capacity on Demand). A ativação de memória reserva ocorre quando a memória inativa sob demanda é automaticamente ativada pelo sistema para substituir temporariamente a memória falha até que a ação de manutenção possa ser realizada.
A ativação de processador reserva ajuda a minimizar o impacto no desempenho do servidor provocado pela falha de um processador. Um processador inativo é ativado se um processador falho atingir um limite de erro pré-determinado, deste modo ajudando a manter o desempenho e a melhorar a disponibilidade do sistema. A ativação dinâmica do processador reserva ocorre de forma dinâmica e automática ao utilizar o DLPAR (dynamic logical partitioning) e o processador falho é detectado antes da falha. Se não for detectado antes da falha ou quando não estiver utilizando o DLPAR, uma reinicialização do sistema ou da partição ativará um processador alternativo das reservas inativas. Em seguida, você poderá restabelecer os níveis de desempenho necessários sem aguardar por peças. A ativação dinâmica do processador reserva não requer a compra de um código de ativação; ela requer apenas que o sistema tenha processadores CUoD inativos disponíveis.
A ativação de memória reserva ocorre somente quando a memória CoD inativa está presente em um sistema e quando um recurso inteiro de memória se torna inutilizável. Durante um IPL (initial program load), as peças de memória falhas são retiradas do uso e a memória CoD inativa é ativada no lugar da peça falha sem intervenção operacional.
A ativação de memória reserva é um exemplo dos recursos de confiabilidade, disponibilidade e serviços disponíveis nos produtos IBM Systems eIBM eServer hardware. Outros recursos inclusos são direcionamento de bits e reserva de bits.
A ativação de memória reserva está disponível nos modelos 9119-590 e 9119-595, assim como no modelo 9406-595.
A ativação de memória reserva também está disponível nos modelos 9406-570 e 9117-570; entretanto, ela é limitada à primeira falha de recurso nesses modelos. Quando toda a memória estiver operacional novamente, então uma outra primeira falha de recurso é protegida pelo recurso reserva.